Как известно, в следующем году AMD выпустит серверные процессоры Epyc Rome, базирующиеся на архитектуре Zen 2 и 7 нм техпроцессе. По уже имеющимся данным можно сказать, что получатся эти процессоры феноменальными. У флагмана насчитывается 64 ядра, 8-канальный контроллер памяти DDR4, и привлекает внимание совершенно новая многочиповая компоновка с “чиплетами”. Было очевидно, что с новой компоновкой как-то изменится и иерархия кэш-памяти. Так и произошло. AMD Epyc Rome получат вдвое больше кэш-память третьего уровня.
В базе бенчмарка SiSoftware Sandra появилась запись с участием 64-ядерного Epyc Rome, которая проливает свет на иерархию памяти. Сперва напомню, что под крышкой процессора будет 8х чиплетов и вспомогательный модуль с контроллером памяти, контроллером PCI-Express и прочим подобным.
Каждый из чиплетов имеет по 32 МБ кэш-памяти третьего уровня. Чиплет содержит два 4-ядерных CCX-комплекса. Соответственно, на каждый CCX приходится по 16 МБ кэша (4 МБ на ядро), а общий его объём в 64-ядерной модели составляет впечатляющие 256 МБ.
Кое-что ещё можно вытащить из маркировки этого инженерного образца. 2S1404E2VJUG5_20/14_N означает, что номинальная частота работы составляет 1,4 ГГц, а turbo-частота 2 ГГц. Но из новости про строительство суперкомпьютера на базе AMD Epyc Rome мы знаем, что частота должна быть 2,35 ГГц.
P.S. Когда-то у меня в компьютере оперативной памяти было 256 МБ. Сейчас готовятся процессоры с аналогичным объёмом кэша L3. Вот они, 20 лет прогресса.
