Close Menu
OCClub
    OCClub
    • Главная
    • Тест `о` дром
      • Процессоры
      • Материнские платы
      • Видеокарты
      • Оперативная память
      • Хранение данных
      • Корпуса
      • Блоки питания
      • Охлаждение
      • Периферия
      • Сетевые устройства
      • Звуковые карты
    • Новости
      • Hardware
      • Software
      • Mobile
      • Games
      • Периферия
      • Пресс-релизы
      • Прочие новости
      • Overclock
    • О Сайте
    Telegram VKontakte
    Самые свежие новости
    • Formula Crystal Z9 FLOE:обзор. Стильный кубик.
    • SK hynix завершила разработку HBM4: готовится к массовому производству с рекордной пропускной способностью
    • GIGABYTE анонсировала шесть материнских плат серии X870E AORUS X3D для процессоров AMD с 3D V-Cache
    • v-color анонсировала память Xfinity+ OLED: модули DDR5 с дисплеем и скоростью до 9066 MT/s
    • Manli анонсировала компактную версию GeForce RTX 5060 Ti V2 с улучшенным охлаждением
    • Intel ускорила графику Panther Lake на 18% в Linux-драйверах, но стабильность под вопросом
    • SAPPHIRE выходит на глобальный рынок: шесть материнских плат для AM5 стали доступны worldwide
    • Xiaomi представила игровой монитор Redmi G27Q 2026: QHD, 200 Гц и рекордно низкая цена
    Среда, 17 сентября
    OCClub
    Hardware

    Техпроцесс TSMC N5P увеличит плотность транзисторов на 84-87% относительно 7 нм

    No1seBRNo1seBR23.03.2020

    После того, как TSMC добилась высокого показателя выхода годной продукции по 7-нм техпроцессу, и даже по доработанным 7 нм, следующей важной вехой является освоение 5-нм техпроцесса. В начале этого года TSMC уже начала пробное производство по технологии N5 (по сути, 5 нм) с планами приступить к массовому производству в апреле-мае. К концу года, если коронавирус не поломает все планы, TSMC будет готова производить чипы по улучшенным 5 нм – N5P.

    Техпроцесс TSMC N5P увеличит плотность транзисторов на 84-87% относительно 7 нм

    Согласно анализу WikiChip, узел N5P увеличит плотность размещения транзисторов на 87% по сравнению с первой итерацией 7-нм техпроцесса (N7). Сама TSMC оценивает показатель роста плотности размещения несколько скромнее – на 84%.

    Техпроцесс TSMC N5P увеличит плотность транзисторов на 84-87% относительно 7 нм

    Расчётно чипы, выполненные по техпроцессу N5P, будут иметь плотность транзисторов 171,3 млн. на см2. Для сравнения, у техпроцесса N7 этот показатель равен 91,2 млн. на см2.

    Ожидается, что техпроцесс TSMC N5P будет готов к концу этого года, а первым крупным заказчиком как обычно станет Apple. На нём компания построит свои SoC серии A14.

    Источники:
    Techpowerup
    WikiChip

    5 нм N5P TSMC техпроцесс

    ЧИТАТЬ БОЛЬШЕ НОВОСТЕЙ

    TSMC укрепляет монополию: контролирует 70% рынка полупроводникового производства

    TSMC откроет собственную упаковочную линию в США — запуск запланирован на 2029 год

    Leave A Reply Cancel Reply

    Оставайтесь на связи
    • Telegram
    ПОПУЛЯРНЫЕ МАТЕРИАЛЫ

    Seasonic Arch Q503 – второй корпус с поддержкой системы Seasonic Connect

    30.05.2022

    SK hynix завершила разработку HBM4: готовится к массовому производству с рекордной пропускной способностью

    13.09.2025

    GIGABYTE анонсировала шесть материнских плат серии X870E AORUS X3D для процессоров AMD с 3D V-Cache

    13.09.2025

    v-color анонсировала память Xfinity+ OLED: модули DDR5 с дисплеем и скоростью до 9066 MT/s

    13.09.2025

    Manli анонсировала компактную версию GeForce RTX 5060 Ti V2 с улучшенным охлаждением

    12.09.2025

    Intel ускорила графику Panther Lake на 18% в Linux-драйверах, но стабильность под вопросом

    12.09.2025
    OCClub
    Telegram VKontakte
    • Главная
    • Тест `о` дром
    • Новости
    • О Сайте
    © 2009-2025 OCClub

    Type above and press Enter to search. Press Esc to cancel.

    Go to mobile version